PATENT ABSTRACTS OF JAPAN

(11)Publication number:

54-161288

(43) Date of publication of application: 20.12.1979

(51)Int.Cl.

H01L 31/10 HO4N 3/14

(21)Application number: 53-069793

(71)Applicant: HITACHI LTD

HITACHI DENSHI LTD

(22)Date of filing:

12.06.1978

(72)Inventor: TAKEMOTO KAYAO

KOIKE NORIO OBA SHINYA ANDO HARUHISA NAKAI MASAAKI HANAMURA SHOJI **IZAWA RYUICHI** KUBO SEIJI **AOKI MASAKAZU** TANAKA SHUHEI

(54) SEMICONDUCTOR DEVICE

(57)Abstract:

PURPOSE: To obtain a low-noise circuit suitable for a picture element with the constitution simplified, by constituting a shift register as a dynamic scan circuit by making use of the boostrap effect of MOSFET.

CONSTITUTION: To respective lines for synchronizing clock pulses H1 and H2, input pulse Hin and earth Vs, MOS transistors T1 to T5 using electrons as signal charges are connected, so as to constitute a scanning pulse generating circuit. In this constitution, inputting synchronizing pulse H2 with point A at a high level increases the potential at point B through MOSFETT1 and the potential at point A increases higher than VD of the pulse amplitude through bootstrap capacity 51 between points A and B, so that transistor T1 will operate in an unsaturated region. At point B, therefore, pulse Q1 of exactly the same waveform as pulse H2 appears. At the same time, transistor T2 conducts to write high-level H at point C and write operation to MOSFETs T3 to T5 ends similarly.

19日本国特許庁(JP)

①特許出願公開

⑩公開特許公報(A)

昭54—161288

⑤Int. Cl.²H 01 L 31/10H 04 N 3/14

識別記号

切日本分類99(5) J 4297(5) D 1

庁内整理番号 6655-5F ③公開 昭和54年(1979)12月20日

6655-5F 発明の数 2 6246-5C 審査請求 未請求

(全22頁)

9半導体装置

昭53-69793

②出

@特

願 昭53(1978)6月12日

⑫発 明 者 竹本一八男

国分寺市東恋ヶ窪1丁目280番 地 株式会社日立製作所中央研

究所内

同

小池紀雄

国分寺市東恋ヶ窪1丁目280番 地 株式会社日立製作所中央研

究所内

同

大場信弥

国分寺市東恋ヶ窪1丁目280番 地 株式会社日立製作所中央研

究所内

⑫発 明 者 安藤治久

国分寺市東恋ヶ窪1丁目280番 地 株式会社日立製作所中央研

究所内

切出 願 人 株式会社日立製作所

東京都千代田区丸の内一丁目5

番1号

個代 理 人 弁理士 薄田利幸

最終頁に続く

明 細 4

発明の名称 半導体装置 特許額求の範囲

1. ソース、ドレイン端子の一方となる第1、第 2の端子とゲート端子を有する第1、第2、第 3、第4のMUS形電界効果トランジスタ (MOST) からなり、第1のMOSTの第1端子 を入力端子とし、第1のMOSTの第2端子を第 2のMUSTのゲート端子に接続し、第2の MOSTの第1端子を走査パルス出力第1端子と するとともに第3のMOSTの第1端子に接続し、 第3のMUSTの第2端子を第4のMUSTのゲー ト端子に接続し、第4のMUSTの第2端子を走 査パルス出力第2端子および出力端子とし、第 1のMUSTのゲート端子と第4のMUSTの第2 端子に第1の同期パルスを印加し、第2の MUSTの第2端子と第3のMUSTのゲート端子 に第2の同期パルスを印加してなる基本回路を 複数個接続してなり、各基本回路の少なくとも 1の走査パルス出力端子より順次走査パルスを

出力してなることを特徴とする半導体装置。

- 2 各基本回路の第1、第2の走査パルス出力端子より走査パルスを出力してなることを特徴とする特許請求の範囲第1項記載の半導体装置。
- 3. 各基本回路の第1、第2の走査パルス出力端子の一方より走査パルスを出力してなることを特徴とする特許請求の範囲第1項記載の半導体装置。
- 4. 上配第2、第4のMOSTのそれぞれのゲート 端子と第1端子間には寄生容量が存在すること を特徴とする特許翻求の範囲第1項記載の半導 体装置。
- 5. 上記第2、第4のMUSTのそれぞれのゲート 端子と第1端子間に容量性素子を設けてなると とを特徴とする特許請求の範囲第1項記載の半 導体装置。
- 4. 上配基本回路は第5、第6のMUSTを有し、第5、第6のMUSTの第1端子は接地され、第2端子はそれぞれ上記第1、第3のMUSTの第1、第2端子のいずれか一方に接続され、上記

第5のMUSTのゲート端子は第4のMUSTの第 1、ゲート端子のいずれか一方に、上記第6の MUSTのゲート端子は次段の基本回路の第2の MUSTの第1、ゲート端子のいずれか一方に接 続されてなることを特徴とする特許療水の範囲 第1項配載の半導体装置。

7. ソース、ドレイン増子の一方となる第1、第2の端子とゲート増子を有する第1、第2、第3、第4のMOS形電界効果トランジスタ(MOST)からなり、第1のMOSTのゲート端子を入力端子とし、第1のMOSTの第1端子を第2のMOSTのゲート端子に接続し、第1のMOSTの第1端子を第3のMOSTのゲート端子に接続するとともに第1の走空パルス出力端子とし、第3のMOSTの第1端子を第3のMOSTの第1端子を現るで接続し、第3のMOSTの第1端子を軍2の走空パルス出力端子を第4のMOSTの第2端子を軍2の走空パルス出力端子を第4のMOSTの第2端子を軍2のた数に接続し、第4のMOSTの第1端子を第2の走空パルス出力端子がよび出力端子とし、第2のMOSTの第2端子に第1の同期パルスを印加し、

(3)

は第4のMUSTの第1端子に接続され、第6のMUSTのゲート端子は次段の基本回路の第2のMUSTの第1端子に接続されてなることを特徴とする特許請求の範囲第7項記載の半導体接促。

11. 上記述本回路は第1端子が接地され、第2端子が第1の走査パルス出力端子に接続され、ゲート端子に第2の同期パルスが印加される第7のMOSTと、第1端子が接地され、第2端子が第2の走査パルス出力端子に接続され、ゲート端子に第1の同期パルスが印加される第8のMOSTとをさらに有することを特徴とする特許 財求の範囲第10項記載の半導体装置。

・発明の詳細な説明

(1) 発明の利用分野

本発明は走在バルス発生回路、例えば光学文字 配み取り軽優、ファクンミリ等の光検知業子アレー、固体機像装置等のように多数の光電変換案子 を時間的かつデジタル的に選択走査するバルスを 発生させる発生回路で、特にMOS形トランジス タ等による集積回路(IC, LSI)で構成され 特開昭54-161288(2) 第4のMOSTの第2端子に第2の同期パルスを印加してなる基本回路を複数個接続してなり、各基本回路の少なくとも1の走査パルス出力端子より順次走査パルスを出力してなることを特徴とする半導体装置。

- 8. 各基本回路の第1の走査パルス出力端子より 走査パルスを出力してなることを特徴とする特 許請求の範囲第7項記載の半導体装置。
- 9. 上記基本回路は第5、第6のMOSTを有し、 第5、第6のMOSTの第1端子は接地され、第 2端子はそれぞれ上記第1、第3のMOSTの第 1端子に接続され、第5、第6のMOSTのゲー ト端子は次段の基本回路の第1、第3のMOST の第1端子にそれぞれ接続されてなることを特 徴とする特許請求の範囲第7項記載の半導体装 份。
- 10. 上記基本回路は第5、第6のMOSTを有し、第5、第6のMOSTの第1端子は接地され、第2端子はそれぞれ上記第1、第3のMOSTの第1端子に接続され、第5のMOSTのゲート端子

(4)

た回路に関するものである。

(2) 従来技術

従来、上述のどとき走査パルス発生回路としては、一次元あるいは二次元状に配置された多数の光電変換案子を顧次選択するために、第1図に示したような2相以上のクロックパルスにより入力パルスを一定時間ずつ遅延させて順次出力させるシフトレジスタ型の走査回路が広く利用されている。との走査回路はMUS電界効果トランジスタの以下MUSTと略称する)を用いたシフトレジスタ型走査回路の初めの3段の回路図である。

ブロックG、、G、はそれぞれクロックバルス の、、の発生器、G、は入力バルスV、×の発生器、またV。は駆動用の直流電流、V。は一般 にアース電圧を与える基準電圧印加端子である。 トランジスタQ、、Q、はゲートとドレインを短 絡させて形成した飽和型の負荷 MUSTであり、ト ランジスタQ、、Q、は駆動用 MUSTである。Q、 のソースとQ、のドレインあるいはQ、のソース とQ、のドレインを直列に組み合せた回路は極性

特開昭54-161288(3)

以下の説明はNチャンネルMOSTを例にとり正論理(正に高い電圧を*1*、アース電圧を*0*で表現する)を用いて行うが、Pチャンネルについても現圧の符号を逆にすれば全く間様に説明できる。入力パルス発生器G。により、第1段目の低性反転回路に加えられた入力パルスVixはクロックパルス oi, oi によつて交互に開閉する伝経MOSTにより、各段を通過する毎にクロックパルスによつて定まる一定時間だけ遅延されて、同図(中のタイミングチャートに示したように各段の出力端子Voi, Voi, Voi に現われる。

上述した MOSTを利用するシフトレジスタ型走 在回路は、回路紫子をすべて MOSTから製作でき、比較的製作工程が簡単である等の点で半導体集積 回路に適しており、その集積度および歩留りの向上も容易である。また、動作マージンも高く、各 段の特性のバランキも小さいので、多段の出力が 要求される走在回路としては極めて優れたものに

(7)

- ③ 出力振幅が電源電圧に比べて小さい。すなわち、出力の"0"レベルは電地電位にならず(約 $V_p \cdot g_a(Q_z) / g_a(Q_t)$)、出力の"1"レベルも電源電位にならない。
- ④ MUST Q4のしきいほ圧のバラッキ影響が大きい。

又、第1図に示した走査回路の他にも、相補形MUST(CMUS)によるシフトレジスタも考えられている。CMUS回路によれば、高速で低消費電力であり、1段あたりの構成ス子が少なくなるが、NチャンネルMUSTとPチャンネルMUSTを集機回路化しなければならず、製造プロセスが繁雑になるといつた点からして、どちらか一方のチャンネルのMUSTで走査回路を構成することが望ましい。

(3) 発明の目的

本発明は、上述の従来の走査パルス発生回路を 構成する半導体装置の欠点を改善することを目的 としている。

(4) 発明の総括説明

なる。

しかしながら、上述の走査回路は、以下の欠点 を有している。

- ② 2段のインパータの片方に常時電流が流れる ため、消費電力が大きい。
- ② 負荷の駆動能力は、MOST Q₁ (又はQ₁) で決まるのに、ドライバ・トランジスタのMOST Q₄ (又はQ₃) のチャンネル幅(すなわちトランジスタの大きさ)を大きくしなくてはならず、集積面積が大きくなる。すなわち、出力オフセットな圧は、

$$V = V_{D} \times \frac{g_{m}(Q_{2})}{g_{m}(Q_{4})} \stackrel{\prime}{=} V_{D} \frac{L_{2}}{L_{4}}$$

V。: 祝源健庄

L₂ : MUST Q₂のチャンネル幅

L。: MOST Q。のチャンネル幅 となり、オフセットを小さくするためには、 MOST Q。の L。を大きくせねばならず、MOST Q。の面積が大きくなる。

(8)

本発明は、MUSTのブーストラップ効果を利用 してダイナミック走査回路(シフトレジスタ)を 構成した半導体装置である。

以下、電子を信号電荷とするNチャネル型MOSトランジスタ(以下MOST)で説明する。第2図(A)、第3図(A)において、1はP形Si 落板、2、3はドレインソースとなるN形拡散層、4はゲート電板、5はゲート絶縁膜(Si Oz等)、6はフィールド絶縁膜(Si Oz等)、7、8はドレイン、ソース電板、9はN形反転層である。第2図(A)でグート電板4がUVの時、ゲート酸化膜5の下のP形Si 落板1の表面に反転層の形成は無い。ゲート電極4に正の電圧(MOSTの関値でで、サートででででででは、第3図(A)の様にN形反転筒をが立れ、N型拡散層2 なよび3が電気を防破される。たとえばN型拡散層2 とゲート電極4 との間の容量結合関係を第2図(D) なよび第3図(b) で示す。

ゲート電板4がUVの時、N形拡散層2に対応 する端子12とゲート電板4に対応する端子14 との間の結合容量は、それらの構造的なオーバーラップによる容量22のみで、端子14にはこの容量結合の効果を押える寄生容量として、実質的に接地20と継ながるゲート電極4とP型Si 菇板1とのオーバーラップ容量21、端子13で示したN型拡散層3とのオーバーラップ容量23、およびゲート電極に接続する他の部分の寄生容量24がある(第2図(B))。

一方ゲート電極4に正電圧(> Vい)が印加されている場合、ゲート電極4(端子14)とN形拡散層2(端子12)の間の容量結合は、前配容量22に加え、容量21に代わる反転層9との間の容量25と、N形拡散層3(端子13)との間のオーバーラップ容量23との和となり、接地20と継がるものは寄生容量24のみとなる。容量22と23は通常同等であり、容量21と25も実質的に等しく、かつ、通常容量22に比べ、1桁近く大きな値となる。

したがつて、N形拡散層2とゲート電極4の間の結合容盤は、ゲート電極4に印加した選圧によ

(11)

$$\frac{C_2 V_p}{C_1 + C_2 + C_3 + C_4} \leq V_{13} \qquad \cdots \qquad (2)$$

であれば良い。

負荷45および46が小さい場合は、これと並列に、容量、高抵抗(通常の集積回路累子寸法、用途においては10°~10°2程度)あるいは直流電圧をゲート電極に印加し、定常的に少量の電流を流すことのできるMOSTを設け、合わせて負荷として扱えば良い。

本発明の走査バルス発生回路は著るしく構成が 簡単であり、通常の極性反転回路の如く、負荷に 比べ不釣合に大きなドライバ用MOSTも不要で築 機化に適し、低消費電力であり、且つ、印加され たパルスター・ターがそのまま負荷に印加される ために、これを構成する各MOSTの特性のバラ付、 たとえば V...のバラ付による負荷へ印加されるパ ルスの変動も無く、提巾の低下も無い。特にアナ ログ紮子、たとえば固体操像素子やフレームメモ リなどの画像素子に適用する場合には、著しく低 雑音化することができる。 特開昭54-161288(4)

り大きく変化するパラクタ容量の性質を持ち、ゲート電極4にあらかじめ正電圧が印加されている時に、N形拡散層2に正パルスが印加されるとゲート電極4の電圧をさらに大きく上げる、ブースストラップ的効果を与える。

本発明は、このパラクタ容量の性質を利用した 走査回路で、その原理を第4図に示す。第4図(A) は基本回路に相当する2ピット分を示すもので、 主要各点A~Eのタイミングチャートを第4図(A) に示す。負荷45かよび46は抵抗、あるいは容 量かよびこれらの混成など何れであつても良い。 C点の健圧があらかじめ正になつている時、 4. が正になるとC点の健圧は大きく叩き上げられ、 MOST43は非飽和条件です、を負荷46に与える。

設計要件は、たとえばB点が正になつた時のC点の電圧降下を $AV(= V_{1,1} + K \sqrt{V_0 - V_{1,1}};$ $V_0: \phi_1, \phi_2$ の扱巾、K: 基板効果定数)とすると、

$$\frac{(C_1 + C_2) V_D}{C_1 + C_2 + C_3 + C_4} \ge \Delta V \qquad --- (1)$$
(12)

(5) 実施例

以下、本発明を実施例を参照して詳細に説明する。

第5図に示した回路は、本発明の一実施例である。第5図でH₁ , H₂ は同期(クロック)パルス、H₁n は入力パルス、V₈ はアースで、O₁ , O₁ , O₃ は出力パルスであり、とれを用いて、例えば固体損像素子の水平スイッチMOSトランジスタ等を開閉する。

いま点Aが高レベル(以下"H"と略す)とする。 次に同期パルスH。が入力される("H"になる) と、トランジスタT。を通じて点Bの電位が上昇 する。点AとBのプートストラップ容量51(先 述したところのMUSTの寄生容量で良いが、外部 から容量を付加しても良く、本発明の実施例を以 下に各種述べるが、それ等の例においても同様で ある。)を通じて点Aの電位がパルス接幅のV。 より上昇し、トランジスタT。は非飽和領域で動 作するよりになる。したがつて点Bには同期パル スH。と全く同じ波形のパルスU。が出力される。

特開昭54-161288(5)

また、との時、同時にトランジスタT。がの Π しているので、点Cに $^{\bullet}H^{\bullet}$ が書き込まれる。との電位はほV。からT。のしきい鍵圧を引いた値となる。

次にH、が"H"になると、トランジスタT、と T。がonし、前述したと同じ理由により点Eに "H"が替き込まれる。

さらに、次にH₂ が "H"になると、同様に点F にパルスO₂ が出力される。さて、この時、トラ ンジスタT₂ もon する。点 Cには "H" が軽き込 まれているので、そとに審積されていた電荷が点 Bへ逆流し、点Bと Cが同じ電位になるうとし、 点Bの電位が O から正の方へ持ち上がる。

例えば固体機像案子等では水平出力パルスは第5図内に描いてあるように、1度だけパルスが出て、あとはゼロ電位になつていなければ、雑音が増大する。トランジスタT,は点BとCの電位をゼロにクリアするためのトランジスタである。高レベルになつている点Fがゲートに接続されているので、T,は on し、点BとCはゼロ電位に固

も本発明の原理には何ら支障はない。

第9図から第12図は本発明の他の実施例である。第9図の実施例は第5図において、ゲートトランジスタT』のドレインを電源V。の線に接続し、出力U』をトランジスタT』のゲートに印加するようにしたものである。第5図から第8図までの実施例では同期パルスH』、H』がontるにはである。パルスH』、H』がoffする時に、その電荷の一部が基板へ流出し、点Cの電位が若干正の方へ移動する事がある。第9図から第12図の実施例はそれを避けたものである。動作原理は第5図とほぼ同じである。

第10図は第9図のブートストラップ容量51 としてMUSトランジスタ101のゲート容量を 用いたものである。

第11図は、トランジスタT₁. T₃が既にバラクタ容量を有しているが、特にブートストラップ容量としてコンデンサ111を外付けて設けた例である。

定されたままになる。

第5図に示した回路では、直流的に単流が流れる訳ではないので、消費電力はCMGSなみに少をく、また案子は全てNチャネルMUSTだけで構成出来る。

第6図に示した回路は、出力線にリセット用トランジスタ61、62を挿入したものであり、動作原理は第5図に示した回路と全く同じであるが、リセットトランジスタにより動作がより確実になる。リセットトランジスタを挿入しても、シフトレジスタのピッチには何ら悪影響はない。

第1図は第5図の実施例の変形であり、フィードパックする点が若干異なるだけである。つまり、第5図において点Fの電位が点Cにフィードパックされているが、第1図では第5図の点Bにフィードパックしたものである(フィードパック MOST: T., T.)。

逆に、第1図において点Bは点Fからフィード パックされているが、第8図に示す本発明の他の 実施例のように点Eからフィードパックを受けて

(16)

第9図のフィードバックトランジスタT。のゲートが点 E に接続されているのに比べ、第12図 は点Dからフィードバックされている例である。

第13図は本発明の別の実施例である。第13 図は第6図において、フィードバックトランジス まT、を点Cではなく、点Bへフィードバックし たものである。

第14図に他の実施例を示す。この実施例は第9図の実施例の出力 O_1 , O_2 , O_3 の綴にリセットトランジスタ141, 142を設け、そのゲートをそれぞれ同期パルス H_1 , H_2 に接続したものである。

また、以上の実施例では出力 O1, O2, O3, は、 同期パルスの H1, あるいは H2, の一方のみに同期 したパルスであつたが、通常の走査回路として使 用する場合には、とれに限定されるものではない。 たとえば 第5 図において、 H1, H2, を相似のパ ルスとすれば点 B1, D1, Fから出力パルスが得ら れる。この使用法は本発明の実施例全でに適用出 来ることは e1 5 までもない。 本発明の他のタイプの実施例を以下説明する。

第15図は本発明の走査回路の一実施例を示す。4個の MUST、例えば T₁₁, T₁₂, T₁₃, T₁₄で単位回路 (ビット)を構成する。第15図(B)に入力パルスφ₁₁、駆動パルスφ₁, φ₂、 および第15図(A)に於ける主な点の代表として点15A, 15B、および走査パルスを得る点15C, 15F, 15Iの電位のタイムチャートを第15図(B)に示す。点15Dと15E, 15Gと15Hの各点の電位はそれぞれ点15Aと15Bと同様な電位が360°, 720°の位相遅となつて現われる。端子 V₂ は接地するが、φ₁ と結合しても(点15Aの電位波形は少し変るが)同様な効果を得る。

点 1.5 A の 得る最高電位は T_{11} の 閾 電圧 V_{11} と 基板 効果 により ΔV_1 低下し、 さらに T_{12} の ゲート 容 量の 充電 の ために ΔV_2 低下して点 1.5 B に 伝 たられ、 T_{13} を 導通 させる。 ϕ_1 により点 1.5 B の 電位 は 前 配 パラクタ 容 量 効果 (容 量 1.5 1 で 代 表) により叩き上げられ ΔV_3 上 昇 する。 ΔV_3 2 V_{13} + ΔV_1 + ΔV_2 で あれば、 ϕ_1 は T_{12} を 案 通 りして

(19)

ドレインをø,の代り、接地用の熘子Ve に接続 しても同様な効果を得る。

第17図は第15図の例にソースドレインを ϕ_2 に接続した MUST、 T_{16} を加えたもので、 T_{16} は T_{15} と同様なパラクタ容量効果を発揮し、前記 T_{15} のゲート容量充電により低下する ΔV_1 を解消し、 設計要件を網略化する。

目うまでも無く第16図と第17図の実施例と 組み合わせた、すなわち、 Tio と Tio を設ければ 両方の効果を同時に得る。また第15図で示した Tio の有するバラクタ的容量151に加え、並列 に容鉛を設けることにより、 dV, をより大きくす ることができる。これは第2図(的および第3図(的 における容量23を大きくすることと等価である。 いずれの例においても同様な効果を得ることは言 うまでもない。

第 1 8 図は本発明の走査回路の例のタイプの実施例を示す。 4 個の MUST、 例えば T₁₁, T₁₂, T₁₃, T₂₄ で単位回路(ビット) を構成する。第 1 8 図(B)に入力パルスφ₁₃、駆動パルスφ₁, φ₂、

特別昭54-161288(6) (T., が非飽和の条件で)出力端、たとえば点 15℃に伝えられる。

また T_{11} のゲート電極容量効果により、第15 図(B)に示すように、 ϕ : のパルスが正になる度に点15A, 15Bには電位4V, が現われ T_{11} を周期的に導通させる。との時 ϕ : は接地レベルにあり、出力端を常に接地電位に安定化させるリセット動作を行なう。 T_{14} の閾値電圧のみを他のMG MOSTより高くすれば、この効果はさらに良く発電される。

本発明の走査回路は、出力パルスがも、のみから得られ、且つ、各MUST、特にTi。関電圧などの特性のパラ付の影響を受けず、波袞も無く、一様性が潜しく改替される。また、所要電力が著しく少なく、インパータ回路に必要な、負荷に不均合に大きなドライバ用MUSTも不要であり、高泉禄化に特に適している。

第16図は前例におけるリセント動作をより大きくするために、 ø 』 によつて ø 』 と出力端を接続する MUST、 T., を設けたものである。 T., の

(20)

および第18図AIに於ける主た点の代表として点 18A~18Hの電位のタイムチャートを第18 図AIに示す。

たとえば点18Cの得る最高電位は T_1 、のしきい電圧 V_1 、と基板効果により AV_1 低下し、さらに T_{12} のゲート容盤の充電のために AV_2 低下して点18Dに伝えられ、 T_{22} を導通させる。 ϕ 、により点18Dの電位は前記パラクタ容量効果により叩き上げられ、 AV_3 上昇する。 $AV_4 \ge V_{11} + AV_1 + AV_2$ であれば、 ϕ 1、は T_{23} を累通りして(T_{23} が非飽和の条件で)出力端、点18Eに伝えられる。

またT:のゲート電極容量効果により、第18 図(B)に示すように、 o:のパルスが正にたる度に 点18℃、18Dには電位 dV,が現われT:sを周 期的に導通させる。この時 o:は接地レベルにあ り、出力端を常に接地電位に安定化させるリセット動作を行なう。T:4の閾値電圧のみを他の MOSTより高くすれば、この効果はさらに良く発 扱される。 第19図は前例におけるリセント動作をより大きくするために、φェによりφ」と出力端を接続するMUST、Tisを設けたものである。Tisのトレインをφιに代り、接地に接続しても同様な効果を得る。

第20図は第18図の例にソース、ドレインを ϕ_2 に接続した MUST、 T_{20} を 加えたもので、 T_{20} は T_{23} と同様なバラクタ容量効果を発揮し、 前記 T_{13} のゲート容量充電により低下する ΔV_2 を 解消し、 数計要件を簡略化する。

言うまでも無く第19図と第20図の例を超み合わせた、すなわち、 Tim と Tim を 設ければ両方の効果を同時に得る。また、第18図で示した Tim の有するパラクタ的容量に加え、 並列に容量を設けることにより、 AV, をより大きくすることができる。これは第2図(1)および第3図(1)における容量23を大きくすることと等価である。いずれの実施例においても同様な効果を得ることは言うまでもない。

第21図は、本発明による走査回路のさらに別(23)

は MOST、 T₁₄ のゲートが"H"になり、ON 状態になり、ノード21 Bの電位は V₈₃、すなわち "L"にリセットされる。

第21図(Bを見るとわかるように、走査回路の出力としては、21A,21C,21E,21G,……という幅の狭いパルス列(歯抜けのパルス列をB,D,F,H,……という幅の広いパルス列を得ることができる。また21A,21C,21E,21G,……のパルス振幅はMOST、T₃₂,T₃₅,T₃₄,……のゲート・チャネル間の容量によるブート・ストラップ効果によりよがあるいはよりのパルス振幅とまつたく同じものが得られる。

電力の消費は入力パルスが伝達しているステージだけであり、しかも負荷を充電するだけでよく 極めて小さくなる。

本発明の他の例を第 2 2 図に示す。これは、第 2 1 図にむける MOST、 T_{32} , T_{32} , T_{34} , T_{41} のプート・ストラップ効果を強めるためにゲート・ソース間に外付けの容量 2 2 1 を付加したものである。

特開昭54-1612887 のダイブの実施例である。また第21図(月は、第 21図AIの各ノードの電圧波形を示したものであ る。本走査回路の動作を簡単に説明する。第21 図において、入力パルスφixが与えられると、ク ロックパルスøz によつて、MOSトランジスタ (以下MOSTと略す) T_{ai} がONし、ノード212 . (MOST、 T,z のゲート)に電荷がたまる。次に、 クロックパルスφ; が高レベル (*H*) になると、 ノード21Aは °H °になり、MOST、T., もON ·して、ノード21Bも *H*となる。 ø, が低レベ パ"L") なるとノード21 Aの程位は "L"になる が、ノード21BはMOST、Tss のダイオード特 性のおかげで "H" になつたままである。ノード 21 Bの電位は、MUST、T.sのゲートと同僚位 であり、ø。が"H"になると、ノード21Cおよ びノード21 Dも "H" となる。再び、 o, が "L" になると、ノード21 Cの電位は *L*になるが、 ノード21 Dの電位は"H"のままである。同様に、 ノード21 E, 21 F, 21 G, 21 Hに電圧が 伝わつていき、ノード21 Fの電位が "H" になれ

(24)

第23図は他の例であり、ノード21B, 21D, ……の電位を *L* にリセットするためにノード21E, 21G, ……からフィードバックしたものである(第21図とはフィード・バックの場所が異なるだけである)。

第24図は別の例であり、第23図の例にブート・ストランブ効果を強める外付けの容量241 を付け加えたものである。

第25図は他の例である。リセット用トランジスタのソースを ø i . ø i に接続したものである。 第7図は他の例であり、第25図の回路構成にプート・ストラップ効果を強めるための容量261を加えたものである。

第27図は他の例である。第21図に271のMUSパラクタを加えたもので、これらはゲートが "H" のときだけ容量が大きいという性質がある。例えばノード21Bの電位が "H" であれば271の容量によつてMUST、 T;; のゲートは十分 "H" になり、 "L"であれば271の容量は小さく何も 悪影響を示さない。なお、このMUSパラクタは

第 2 2 図~第 2 6 図の例にも加えることができる。 第 2 8 図は他の例である。第 2 3 図の回路のノート、2 1 A, 2 1 C, 2 1 E, 2 1 G,....の *L*電位をより完全にするために MOST、T₃₁~ T. を加えたものである。とのリセントを完全に

T:4 を加えたものである。 とのリャットを完全に する MUSTは第21図、第22図、第24図~第 27図にも加えることができる。

たか、第22図から第27図の回路に対するまイミング・チャートは第21図(B)と同様である。 本実施例の特徴をまとめると次のようになる。

- (|) 3 MUST/stageでよく、祭積度が向上する。 (ただし、第28図の実施例では4 MUST/ stageとなる)
- (i) 6 MUST/stageとして用いると、ø: (あるいはø:)だけに同期した出力パルスが得られ、出力パルスの不均一性はいちじるしく故少する。
- (ii) 出力パルスとして、ノード21A,21^C,21E,21G,……を用いると出力パルス増幅がす。(0 「す。)とまつたく同じであり、MOST

いる。なお、MOST、 T_{es} , T_{es} のg 単比は $g_{m,es}/g_{m,es}\simeq 8$ 程度にすればよい。 また、 MOST、 T_{es} は特になくてもよいが動作を確実に するために入れてある。

第30図は別の終端回路について説明したもの てある。 今シフトレジスタの 3 0 A点に "H" が 密 積されているとする。次にø,が °H°になると T., はUN状態であるため、30B点,30C点 の電位は "H"となる。 o, が "L"となると、30B 電位は"L"とたるが、30C電位は"H"のまま保 持される。次にゅ、が "H"となると TraがUN状 銀となり、30C電位は30C点、30D点の容 位分割される。(30℃点容量でc、30D点容 $_{\rm LC}$ 。とすると30 D電位は $\frac{\rm C_c}{\rm U_c+C_D} \times ^{\rm H}$ と なる。) との時 3 0 D の電位が T, のしきい 電圧 より大きくしておくとT,。はUN状態となり、 30A電位は放電し、"L"となる。次にす,が *H*となると、T, はON状態となり、30D電 位は"L"となる($^{\mathbf{C}}$ 恒位は $\frac{\mathbf{C}_{\mathbf{c}}}{\mathbf{C}_{\mathbf{c}}+\mathbf{C}_{\mathbf{B}}}$ × "H"のまま である)。 次にゅぇ が °H° となると30 C 電位は

特開昭54—161288(8) によるV_{TE} drop がない。

- (V) 出力パルス幅は、クロックパルス幅と同じもの(狭いパルス幅)と、クロックパルス周期 (広いパルス幅)とが得られる。
- (V) I C 化したときの悪い寄生効果 (charge pumping) がない。
- (V) 消費電力が極めて小さい。
- VII 本走登回路を動作させるためには、 φ₁, φ₂,
 φ_{1N}, V₈₈ (GND) だけてよく、 V_{DD} は不要である。

第29図は以上の定査回路の終端回路を示した ものである。

との図は第21図の実施例に T_{e1} , T_{e2} , T_{e3} . T_{e4} , T_{e3} のMOSTを接続したものである。

ノード21Fの電位は、ノード21Hの電位が "H"の時に殴り、MUST、To,によって oに に同期したパルス21Iによってリセットする。またノード21Hの電位は、ノード21Gの電位が "L"のときに殴り MUST、To,によって oに同期したパルス21Jによってリセットされることを示して

(28)

再び C c C p に分割される。以上のくり返しで3 0 A の電位を放電させた後、3 0 C の電位は *L*に下がつてゆく。

との回路の特徴は、

- ② 30B,30Cの電位がチャージポンピング 等により "H"に上がろうとしてもす。で分割し、 す。で放電するタイミングのくり返して、 "L"に もどす事ができる。
- ③ 2ケのMUSTを付け加えるだけで終端する事ができる。

次に、走査パルス振幅の制御方法の他の例を以 下に述べる。

第31図(A) において、破線で囲んだ箇所は従来の走査回路の一例である。従来ではこの走査回路の出力である Y_1 , Y_1 , Y_2 , …… の電位が、例えば、

特開昭54-161288(9)

固体操像素子の各絵葉のスイッチMOSトランジスタのゲートに印加されるようになつている。 との例では負荷トランジスタのゲートに垂直同期パルスが印加されているが、 これは回路の消費電力を減少させるためのもので、 本発明とは関係ない。

ところで、先述した様にY₁ , Y₂ のパルスの o n レベル、off レベルは、第 3 1 図内に描いてあるように、電源電圧 V₀(たとえば 9 V ~ 6 V)と V₃ (O V)から、若干、シフトする。これは、MOSインパータの動作原理上やむを得ないものである。ここで、 V₀ からのシフト dV₁ 。 は負荷 MOSトランジスタのしきい電圧で、また、 V₀ からのシフト d V₁ 。 は駆動 MOSトランジスタと負荷 MOSトランジスタの抵抗比で、それぞれ失められる。

したがつて、走査回路の各段のトランジスタのしきい電圧や幾何学的寸法が変動した場合、 Y_1 , Y_2 , Y_3 , のパルス振幅が変動する事になる。これは容量結合により、固体操像案子等においてはノイズ源となる。

(31)

 V_1 , V_2 は、たとえば 7.5 k H z 程度の周波数のもの、 F_A はその倍の 1.5 k H z の周波数であり出力 U_1 , U_2 , U_3 , は 1.5 k H z の周波数を持つバルスとなる。もちろん第 2.3 図において、本発明の実施例は一点鎖線で示した部分である。

以上、本発明を、主に固体操像装置の垂直走査 回路について説明したが、もちろん水平走査回路 にも適用出来る。この場合は、水平スイッチトラ ンジスタのテーリング電流を減少させるのに効果 があるのはもちろんである。

また、たとえば第31図に破椒で囲んだ走査回路は、どのような走査回路であつても、本発明の原理に何ら支障はない。すなわち、先述のブーストランプ効果を利用したシフトレジスタに併用して用いると効果が大きい。

第33図は本発明の別の実施例である。図中Y。は、図に示してあるようにたとえばH、の同期パルスに同期したパルスであり、H。はH、の同期パルスと同一でもよい。

次に、単一のクロックパルス発生器を用いた実

また、Y1、Y2、Y3、……の低レベルが A V2の だけ浮いている事は、固体機像素子部においては各 絵素のスイッチトランジスタのテーリング電流を 増長させ、最大の問題点であるブルーミングの原 因ともなる。

本発明は、これらの欠点を除去するために、第31図に、一点頻線で囲んだ領域で示すようたパッファ回路を設けるととにある。第31図でV,はVoより、トランジスタTe1, Te2のしきい電圧以上、下がつた電圧であり、たとえば、Vo = 9V, Vii = 2V0時V, E7V以下にすればよい。とのようにすればトランジスタTe1, Te2は非飽和でブッシュブル動作する事になり、出力Ui, U2, U3 にはV6 (UV)からV7, (たとえば 6V) まで変化する一様なパルスが得られる。

第32図には別の例を示す。走査回路の上方 (点線の領域)は第31図と同じ回路である。第 32図は、固体撮像装置等において垂直方向の絵 索ピッチが小さくて、走査回路がピッチ内に集積 出来ない場合の例である。この場合同期バルス

(32)

施例について説明する。

第34図は走査回路の骨子となる構成を示す図である。346はN段の走査回路、Voi, Voz …… Vox は回路各段から走査バルスを取り出す走査バルス出力端子、347はクロック発生器、348はクロックバルス入力端子である。349はクロックがルス入力端子である。349はクロックがルスを運延回路、141は遅延回路の出力に設けたMUS出力回路の出力に設けたMUS出力回路の出力に設けたMUS出力回路のまる。ことで、点線で示した領域345は走査回路を含めて同場である。とこで、点線で示した領域345は走査回路を含めて同場等を定めて、1500である。とは、1500である。とこので、1500である。とこのでは、1500である。とこのでは、1500である。とこのでは、1500である。とこのでは、1500である。とこのでは、1500である。とこのでは、1500である。というでは、1500では、1500では、1500では、1500では、1500では、1500では、1500では、1500では、1500では、1500では、1500では、1500では、1500では、1500では、1500では、1500では、1500では、1500では、1500では、1500では、1500では、1500では、1500では、1500では、1500では、1500では、1500では、1500では、1500では、1500では、1500では、1500では、1500では、1500では、1500では、1500では、1500では、1500では、1500では、1500では、1500では、1500では、1500では、1500では、1500では、1500では、1500では、1500では、1500では、1500では、1500では、1500では、1500では、1500では、1500では、1500では、1500では、1500では、1500では、1500では、1500では、1500では、1500では、1500では、1500では、1500では、1500では、1500では、1500では、1500では、1500では、1500では、1500では、1500では、1500では、1500では、1500では、1500では、1500では、1500では、1500では、1500では、1500では、1500では、1500では、1500では、1500では、1500では、1500では、1500では、1500では、1500では、1500では、1500では、1500では、1500では、1500では、1500では、1500では、1500では、1500では、1500では、1500では、1500では、1500では、1500では、1500では、1500では、1500では、1500では、1500では、1500では、1500では、1500では、1500では、1500では、1500では、1500では、1500では、1500では、1500では、1500では、1500では、1500では、1500では、1500では、1500では、1500では、1500では、1500では、1500では、1500では、1500では、1500では、1500では、1500では、1500では、1500では、1500では、1500では、1500では、1500では、1500では、1500では、1500では、1500では、1500では、1500では、1500では、1500では、1500では、1500では、1500では、1500では、1500では、1500では、1500では、1500では、1500では、1500では、1500では、1500では、1500では、1500では、1500では、1500では、1500では、1500では、1500では、1500では、1500では、1500では、1500では、1500では、1500では、1500では、1500では、1500では、1500では、1500では、1500では、1500では、1500では、1500では、1500では、1500では、1500では、1500では、1500では、1500では、1500では、1500では、1500では、1500では、1500では、1500では、1500では、1500では、1500では、1500では、1500では、1500では、1500では、1500では、1500では、1500では、1500では、1500では、1500では、1500では、1500では、1500では、1500では、1500では、1500では、1500では、1500では、1500では、1500では、1500では、1500では、1500では、1500では、1500では、1500では、1500では、1500では、1500では、1500では、1500では、1500では、1500では、1500では、1500では、1500では、1500では、1500では、

第34図的は走査回路の動作を示すタイミング チャートであり遅延回路およびMOS出力回路で 得られるパルス出力波形を示している。同図に於 て、 φ₁ ωはクロックパルス発生器で製作されたクロックパルス、 φ₁ (ωはパルス φ₁ ωが遅延回路に入 け遅れて遅延回路出力340に現われたの間の遅 延パルス、 ó ₂ はパルス ó, ιφがMOS出力回路に 入力し、本回路の出力342で得られる波形整形 されたクロックパルスである。ととで、MUS出 力回路はクロック配線344に寄生する容量(一 般に20~50pF)を駆動するに十分を出力イ ンピーダンスの低い回路であり、遅延回路出力に 現われたパルスの(0)の立上り、立下り時間を縮少 する、およびパルス提幅をクロックパルス bi(a)と 阿等にするなど、すなわちパルス波形整形を行う。

カするととにより回路内部で所定の時間 (Ta) だ

次に、第34図に示した遅延回路およびMUS 出力回路の具体的構成の一例を紹介する。第35 図は走査回路と同様のMUSTを使用して構成した 遅延回路でありM段(Mは任意の偶数)に渡つて 従属接続したMOS極性反転回路356により構

したがつて、本発明の走査回路に於ては、単一の

クロックパルスを外部から供給することにより、

所定の位相だけずれた別のクロックパルスが走査

回路内部で得られることになる。

(35)

μU/Vとすれば1段当りの遅延時間 t. は電圧 Viaに依存して、第37図に示した如く変化する。 例えば固体操像紫子の水平走査回路について考 えると、本走査回路周波数は光電変換索子数にも 依存するが500×500繁子の場合約10 MHz であり、2相クロック間の位相は50nsecとなる。 したがつて、β≈1 uび/ Vに設計すれば Vii ≈ 12 Vで使用するとして2段の極性反転回路、 β ≈10μジ V の場合は20段の極性反転回路が必要 になる。一方、垂直走査回路について考えると、 本同路の走夜周波数はテレビジョン方式で15.7 kHzに定められており、クロック間の位相を等 しくしようとすれば32μsecの遅延時間が必要 になるが、クロック雑音の発生を映像信号に無関 係なブランキイング期間に納める必要から、2相 のクロックパルスはいずれもブランキイング期間 (~10 μ sec) に納めるのが普通であり、その 位相差は一般に500nsec~2 usec程度に適 ばれる。したがつて、β ≈ 0.1 μt/V に設計すれば V. ≈12 Vで使用するとして3~10段の板性反

(37)

特開昭54-161288(10)

成されている。348は遅延回路349のパルス 入力端子、340はパルス出力端子、358は接 地ライン端子である。また、極性反転回路は最も 簡単を飽和型負荷 MUST Qa と配動 MOST Qa で 構成されている。入力端子348に入力したクロ ツクパルスは極性反転回路 1 段当り極性反転回路 に寄生する容量で。と負荷MOSTのg。によつて央 まる t。時間ずつ遅延し、出力端子ではM・t。時 間 遅延する。したがつて、回絡全体の入出力遅 延時間T。は次式で与えられる。

$$T_{4} = M \cdot t_{4} = M \cdot \frac{2 \left(V_{1} / V_{H} \right) \cdot C_{0}}{1 - \left(V_{1} / V_{H} \right) \cdot g_{H} z}$$

$$\bigoplus V_{h} = V_{44} - V_{T} \qquad \cdots (1)$$

$$g_{H} z = \beta \left(V_{44} - V_{T} \right)$$

ととで、 V. は MUST のしきい値電圧、 V ₁ ₄ は 電頭357の遺圧、βはMUSTのチャンネルコン ダクタンスである。例えば、 Vェ を走査回路を構 成するMUSTと同じに選び~1V、寄生容量を極 性反衝回路に寄生する一般的を値~1 pF、 負荷 MOSTのチャンネルコンダクタンスを0.1~1

(36)

転回路が必要になる。

第36図はMUS出力回路の一例であり、やは り電源368によつて動作する極性反転回路で構 成している。ととで、出力段極性反転回路360 を構成する負荷MUST Qolのgaはクロック配線 の寄生容量を所定の立上り、立下り時間で駆動で きるよう大きく設計し、入力段極性反転回路369 を駆跡する負荷MOST Qiz は直接にはクロック配 線の寄生容量を見込まないので必要最小限に設計 **すればよい。**

また、固体操像架子等においては水平走査回路 と垂直走査回路では走査速度が異なるのでMUST Q4'のg。も異なり、水平走査回路用ではMUST の g。は大きく(水平走査回路用のクロックバル スの立上り、立下り時間は10~30nsecであ る)、垂直走査回路用では水平走査回路用の場合 に較ペて1/10~1/100に設計すればよい (垂直走査回路用クロックパルスの立上り、立下 り時間は数100nsec~2μsec程度であれば 十分)。上述の遅延回路およびMOS出力回路を

(38)

特開昭54-161288(11)

以上、詳述したように本例の走査回路では外部から1相のクロックパルスを供給することにより、例えば撮像素子内部に集積化した遅延回路かよびMUS出力回路によつてもう一つのクロックパルスを発生させ、さらにクロック間の位相差を遅延回路を駆動する電源電圧を変化させることにより任意の値に設定することができるので、クロック

(39)

第1図は従来の走査パルス発生回路を示す図、 第2図および第3図はMUS形トランジスタの寄 生容量を説明する図、第4図は本発明の走査パル ス発生回路の原理を説明する図、第5図、第6図、 第7図、第8図、第9図、第10図、第11図、 第12図、第14図、第15図、第16図、第 17四、第18四、第19四、第20回、第21 図、第22図、第23図、第24図、第25図、 第26四、第27四、第28回、第29回、第 30図、第31図、第32図、および第33図は 本発明の走査パルス発生回路の実施例を示す図、 第34図はクロックパルス発生器の例を示す図、 第35図は第34図のクロックバルス発生器の遅 延回路の例を示す図、第36図は第34図のクロ ックパルス発生器の出力回路の例を示す図、第 37図は第34図のクロックパルス発生器の遅延 特性を示す図である。

発生器など外部駆動回路が簡単になり、価格が安くなると同時に信頼性が向上する、操像業子等のビン数が少なくなり収扱いが容易になる。クロック雑音が減少し信号対益音比が向上するなど、本例の実用上の効果は極めて大きい。


なお以上の説明はMUSTを対象にして行つてきたが、本例の趣旨を逸脱しない範囲で他の接合型は界効果トランジスタ、あるいは通常のパイポーラ型トランジスタを利用することが考えられる。また、本例は走査形式としては上記のシフトレジスタ形式の他にBBD(Bucket Brigade Deviceの略)形式あるいはCID(Charge Injection Device の略)で使用するような"U"レベルパルスを走査パルスとして使り走査形式にも利用できるととは勿範である。


以上に述べたクロックパルス発生器1個による 形式は、先述の走査パルス発生回路に用いて効果 が大きい。もちろん、本形式は従来一般の走査パ ルス発生回路にも用いることができる。


図面の簡単な説明

(40)


特開昭54-161288(12)









第 6 図




第 7 図




第 8 図




省 9 図




第 10 図




第二日図




第 12 ②




第 13 図




第 14 図




.第 15 図




φ_{i} φ_{i





第 16 図





第 17 回















第 28 図




第 29 図









第 30 図







第 31 図




第.31 図




第 32 図




第 33 回




第 34 ②




第 35 図



第 36 図



第 37 回



第1頁の続き

@発 明 者 中井正章

国分寺市東恋ヶ窪1丁目280番 地 株式会社日立製作所中央研 究所内

同 花村昭次

国分寺市東恋ヶ窪1丁目280番 地 株式会社日立製作所中央研 究所内

プレバド

同 井沢龍一

国分寺市東恋ケ窪1丁目280番地 株式会社日立製作所中央研

究所内

同 久保征治

国分寺市東恋ヶ窪1丁目280番地 株式会社日立製作所中央研

究所内

同 青木正和

国分寺市東恋ケ窪1丁目280番 地 株式会社日立製作所中央研

究所内

同 田中修平

小平市御幸町32番地 日立電子 株式会社小金井工場内

⑪出 願 人 日立電子株式会社

東京都千代田区神田須田町1丁目23番2号